เครือข่ายมหาวิทยาลัย

VLSI CAD Part II: เค้าโครง

รายละเอียด

คุณควรทำหลักสูตร VLSI CAD Part I: Logic ให้เสร็จก่อนเริ่มหลักสูตรนี้

ชิป VLSI ที่ทันสมัยเป็นสัตว์ที่มีความซับซ้อนอย่างน่าทึ่ง: มีทรานซิสเตอร์นับพันล้านตัว, ประตูลอจิกจำนวนล้านที่ถูกนำไปใช้เพื่อการคำนวณและการควบคุม, บล็อกหน่วยความจำขนาดใหญ่, บล็อกฝังตัวของฟังก์ชั่นที่ออกแบบไว้ล่วงหน้า . ผู้คนจัดการเพื่อออกแบบชิปที่ซับซ้อนเหล่านี้ได้อย่างไร คำตอบ: ลำดับของเครื่องมือช่วยในการออกแบบคอมพิวเตอร์ (CAD) ใช้คำอธิบายที่เป็นนามธรรมของชิปและปรับแต่งขั้นตอนการออกแบบขั้นสุดท้าย คลาสนี้มุ่งเน้นไปที่เครื่องมือการออกแบบที่สำคัญที่ใช้ในการสร้าง Application Specific Integrated Circuit (ASIC) หรือการออกแบบ System on Chip (SoC) การมุ่งเน้นของเราในส่วนนี้ของหลักสูตรนั้นเกี่ยวกับการแสดงตรรกะและเรขาคณิตที่สำคัญซึ่งทำให้สามารถทำแผนที่จากตรรกะไปยังเค้าโครงและโดยเฉพาะอย่างยิ่งสถานที่เส้นทางและประเมินเวลาของเครือข่ายลอจิกขนาดใหญ่ เป้าหมายของเราคือเพื่อให้นักเรียนเข้าใจว่าเครื่องมือทำงานอย่างไรในระดับของอัลกอริธึมพื้นฐานและโครงสร้างข้อมูล หัวข้อที่ครอบคลุมจะรวมถึง: การแมปเทคโนโลยีการวิเคราะห์เวลาและการจัดวางและการกำหนดเส้นทาง ASIC

พื้นหลังที่แนะนำ:
ประสบการณ์การเขียนโปรแกรม (C, C ++, Java, Python, ฯลฯ ) และความรู้พื้นฐานเกี่ยวกับโครงสร้างข้อมูลและอัลกอริทึม (โดยเฉพาะอัลกอริทึมแบบเรียกซ้ำ) ความเข้าใจเกี่ยวกับการออกแบบดิจิทัลขั้นพื้นฐาน: พีชคณิตแบบบูล, Kmaps, ประตูและรองเท้าแตะ, การออกแบบเครื่องจักรอัน จำกัด พีชคณิตเชิงเส้นและแคลคูลัสในระดับจูเนียร์หรืออาวุโสในสาขาวิศวกรรม ความรู้เบื้องต้นเกี่ยวกับวงจรเชิงเส้น RC (ในระดับของวิชาฟิสิกส์เบื้องต้น)

ราคา: ลงทะเบียนฟรี!

ÀÒÉÒ: English

คำบรรยาย: English

VLSI CAD Part II: เค้าโครง - มหาวิทยาลัยอิลลินอยส์ Urbana-Champaign