ขยายการฝึกอบรม FPGA ด้วย NIOS II | เครือข่ายมหาวิทยาลัย

รายละเอียด

ความซับซ้อนของการออกแบบลอจิกแบบดิจิทัลจำเป็นต้องมีความเข้าใจในอุปกรณ์ขนาดใหญ่เช่น Field Programmable Gate Array (FPGAs) เพื่อรับรู้วิธีแก้ปัญหา การนำไปใช้งานในองค์ประกอบที่ไม่ต่อเนื่องนั้นแทบจะเป็นไปไม่ได้ที่จะตระหนักและแก้ไขปัญหาเนื่องจากความซับซ้อนที่เพิ่มขึ้นของโซลูชัน การรวมความสามารถของตัวประมวลผลไว้ในแพลตฟอร์มเดียวช่วยลดขนาดและประหยัดพลังงานด้วยฮาร์ดแวร์ไมโครอิเล็กทรอนิกส์ที่ปรับปรุงใหม่ จุดเน้นของความเชี่ยวชาญนี้คือการใช้ประโยชน์จากตัวประมวลผลแบบนุ่มโดยเน้นการทดสอบและการดีบักในแอปพลิเคชันของวิดีโอ

นำบอร์ด DE10-Lite ขึ้นมาพร้อมกับการขยายการใช้อินเตอร์เฟซเอาท์พุท VGA มุ่งเน้นที่การใช้หน่วยประมวลผล NIOS II เพื่อควบคุม Video IP เพื่อสร้างผลลัพธ์รูปแบบการทดสอบหลังจากตรวจสอบตัวอย่างการสาธิตรูปแบบการทดสอบใน Verilog ทบทวนคู่มือการใช้งาน Video IP เพื่อแสดงสัญญาณโดยใช้โปรโตคอลสตรีม Avalon-ST เครื่องมือสำหรับการออกแบบระบบมีให้ซึ่งรวมถึง System Console และสคริปต์ TCL สำหรับการประเมินบอร์ดและตัวประมวลผลส่วนต่อประสานกับโปรเจ็กต์ที่กำหนดเองและตัววิเคราะห์ลอจิกแบบฝังตัวสำหรับการตรวจสอบค่าของสัญญาณ ตัวควบคุมสัญญาณไฟจราจรและไฟท้ายธันเดอร์เบิร์ดใช้เพื่อเป็นตัวอย่างในการปฏิบัติจริง